隨著9月的來(lái)臨，科技屆年度春晚——蘋(píng)果秋季發(fā)布會(huì)也將如約而至。不同于前幾年，蘋(píng)果在新品保密工作上的嚴(yán)絲合縫，這幾年隨著蘋(píng)果全球布局產(chǎn)業(yè)鏈，產(chǎn)品保密的難度和可操作性近乎失衡，幾乎每年的蘋(píng)果新品都會(huì)被提前曝光，而今年更是如此。

可即便如此，全球科技用戶，依舊對(duì)蘋(píng)果新品的到來(lái)，充滿期待。今年號(hào)稱(chēng)“十三香”的iPhone系列更是早早的，從內(nèi)部架構(gòu)到外觀結(jié)構(gòu)的全面曝光。其中，代表蘋(píng)果手機(jī)核心競(jìng)爭(zhēng)力的A15仿生芯片，無(wú)疑是業(yè)界最為關(guān)注的焦點(diǎn)。

A15仿生芯片概念圖

據(jù)供應(yīng)鏈消息，iPhone13（命名待定）系列內(nèi)置的全新A15仿生芯片，采用臺(tái)積電最新5nm+工藝制程（N5P），是臺(tái)積電目前量產(chǎn)最先進(jìn)的制程工藝，蘋(píng)果也是首個(gè)該工藝下的重磅客戶，和去年iPhone12一致，蘋(píng)果為此提前預(yù)備了超過(guò)1億的5nm+工藝訂單量，用來(lái)全面生產(chǎn)新iPhone所需要的A15仿生芯片。

那么問(wèn)題來(lái)了，臺(tái)積電5nm+工藝制程到底有何過(guò)人之處？芯片制造中，工藝制程又是什么？今天，我們就從新iPhone的5nm+工藝制程出發(fā)，聊一聊半導(dǎo)體的工藝制程。

01工藝制程是什么？

在了解工藝制程之前，我們需要明白芯片的工作原理，即利用半導(dǎo)體PN結(jié)的單向?qū)щ娦栽恚⒗枚鄠€(gè)晶體管串聯(lián)的“與”、“或”、“非”構(gòu)成邏輯門(mén)，將電信號(hào)轉(zhuǎn)化為0、1數(shù)字信號(hào)，實(shí)現(xiàn)信號(hào)傳遞，從而最終實(shí)現(xiàn)單個(gè)電流開(kāi)關(guān)驅(qū)動(dòng)數(shù)以億計(jì)晶體管進(jìn)行工作，輸出0和1數(shù)字信號(hào)，轉(zhuǎn)化成二進(jìn)制進(jìn)行計(jì)算、存儲(chǔ)。

圖源于網(wǎng)絡(luò)

在這里，受制于篇幅，就不再展開(kāi)關(guān)于半導(dǎo)體PN結(jié)的論述，只需要知道它是由單質(zhì)硅提煉而來(lái)，并具有單向的導(dǎo)電特性即可。

主要聊下能夠?qū)崿F(xiàn)邏輯門(mén)開(kāi)關(guān)和閉合的晶體管，了解計(jì)算機(jī)的朋友對(duì)于這個(gè)名詞應(yīng)該不會(huì)陌生，也大都聽(tīng)過(guò)這個(gè)故事，全球第一臺(tái)計(jì)算機(jī)ENIAC，是由超過(guò)17468個(gè)電子管、6萬(wàn)個(gè)電阻器、1萬(wàn)個(gè)電容器和6千個(gè)開(kāi)關(guān)組成，每秒僅能運(yùn)行5千次加法運(yùn)算；

可其后隨著晶體管的問(wèn)世，IBM公司推出IBM7090型全晶體管大型機(jī)，計(jì)算性能得到了飛躍，運(yùn)算速度達(dá)到每秒229000次，由此可見(jiàn)晶體管對(duì)于現(xiàn)代半導(dǎo)體生態(tài)的重要性。

晶體管經(jīng)過(guò)多年工藝演變，已然從初代需要玻璃外殼保護(hù)的稀罕物，成為現(xiàn)代半導(dǎo)體工藝最為常見(jiàn)和最不可或缺的關(guān)鍵器件。

晶體管內(nèi)部

內(nèi)部示意圖

晶體管的內(nèi)部結(jié)構(gòu)，主要是由源極、漏極和位于它們之間的柵極所組成，其中的柵極長(zhǎng)度，便是我們常常所言的工藝尺寸，或者說(shuō)工藝制程，所謂28nm、10nm乃至于7nm，都是描述從源極到漏極之間柵極長(zhǎng)度，業(yè)界稱(chēng)之為Gate Length。

02工藝制程演變方向

根據(jù)芯片工作原理，我們其實(shí)能夠知曉，芯片響應(yīng)速度快慢，取決于單個(gè)晶體管內(nèi)部?jī)杉?jí)之間的電荷流動(dòng)速度，為了加速流動(dòng)，一方面我們能夠增加更多的晶體管數(shù)量，讓電荷快速在不同晶體管中流轉(zhuǎn)起來(lái)，另一方面更需要在單個(gè)晶體管內(nèi)部不斷縮短阻礙在兩級(jí)之間的柵極長(zhǎng)度，也就Gate Length。

以上兩個(gè)方向，也就構(gòu)成了當(dāng)今世界各大半導(dǎo)體大廠各大工藝制程的主要延展方向，即不斷提升芯片內(nèi)部的晶體管數(shù)量，也就是單位空間內(nèi)的密度問(wèn)題，同時(shí)更要不斷縮短單位晶體管內(nèi)部的Gate Length，加速電荷流動(dòng)。

顯微鏡下晶體管排列（圖源于網(wǎng)絡(luò)）

當(dāng)然值得注意的是，“工藝制程=柵極長(zhǎng)度”，工藝制程等同于物理尺寸的說(shuō)法，實(shí)際上從350nm之后，已然失效。那是源于，隨著工藝制程推進(jìn)，Gate Length物理尺寸的縮小已然沒(méi)有規(guī)律可言，但部分業(yè)界從業(yè)者（沒(méi)錯(cuò)就是三星、臺(tái)積電）為了延續(xù)此前每隔一代大約能縮小0.7的規(guī)律，把后續(xù)的工藝制程，全都按照0.7的倍數(shù)進(jìn)行縮小后命名。

舉個(gè)例子28nm工藝制程后一代制程，即28*0.7約等于22，于是下一代工藝制程便被命名為22nm，接下來(lái)的14nm，乃至于10nm，7nm都是按照這個(gè)規(guī)律命名。

03晶體管密度才是關(guān)鍵

那么既然后續(xù)命名和Gate Length物理尺寸沒(méi)有任何聯(lián)系，業(yè)界又是如何判定不同廠商之間的工藝帶差呢？

那便是芯片內(nèi)部的晶體管密度，通過(guò)對(duì)比芯片內(nèi)部的晶體管密度多少，即可判定是否屬于先進(jìn)工藝或是同一工藝。

在這里，我們可以例舉Intel 10nm工藝制程，根據(jù)公開(kāi)消息，Intel 10nm工藝制程雖然在命名上不如臺(tái)積電7nm工藝、三星7nm工藝制程響亮，可在晶體管密度方面，Intel 10nm遠(yuǎn)超臺(tái)積電7nm工藝（DUV）和三星7nm（DUV），僅次于用EUV光刻機(jī)研發(fā)的臺(tái)積電7nm+工藝。

由此可以看出，Intel 10nm和同期臺(tái)積電、三星等廠商工藝制程屬于同一水平，只是在命名上的不激進(jìn)，導(dǎo)致被很多用戶笑談“擠牙膏”。

圖源于互聯(lián)網(wǎng)

04關(guān)于臺(tái)積電N5+工藝

了解了工藝制程，回過(guò)頭，再來(lái)看看臺(tái)積電這次為新iPhone準(zhǔn)備5nm+，到底又是何方神圣。

實(shí)際上，相較于火熱的iPhone參數(shù)，關(guān)于臺(tái)積電5nm+制程工藝消息，透露的并不多，我們可以試圖從臺(tái)積電5nm工藝一窺究竟。

此前，臺(tái)積電總裁魏哲家就在技術(shù)論壇上表示，相較上一代7nm，5nm制程速度提升近15%，功耗則降低了30%，晶體管密度提升80%，妥妥的是新一代工藝制程，而該工藝也被首先運(yùn)用在iPhone12之上，根據(jù)官方數(shù)據(jù)，采用臺(tái)積電N5工藝的A14仿生芯片，內(nèi)置118億個(gè)晶體管，晶體管多了近30多億，而CPU性能提升40%，而GPU則提升了近50%。

至于5nm+制程工藝，根據(jù)消息人士推測(cè)，將在5nm工藝的基礎(chǔ)上，帶來(lái)5%的額外速度提升和10%的功率提升。

至于具體提升，讓我們拭目以待吧。