我們可以進(jìn)一步剖析其節(jié)能原理！

　　首先，從供電電源來看，如圖3是一個傳統(tǒng)的開關(guān)電源原理圖，如果要將5V降為4V，整流肖特基正向壓降所占輸出電壓比重必然增加，開關(guān)電源輸出電壓越低，因整流肖特基正向電壓比重越高（其比重X=V壓降/V輸出，輸出從5V降為4V,加入其壓降為0.5V, 則其比重將從0.1上升為0.125，提高25%），電源輸出效率就越低，這對于LED屏幕整體節(jié)能效果并不明顯，所以采用這一電源設(shè)計原理顯然是是無法實現(xiàn)電源工作效率的提升。同時，5V 是標(biāo)稱值電壓，在市場運用上已經(jīng)相當(dāng)成熟，啟用新的開關(guān)電源電源電壓，降低效率的同時只會增加成本，品質(zhì)也難保障，實現(xiàn)有困難。

　　電源的設(shè)計是一個比較成熟的領(lǐng)域，可以采用另外一種設(shè)計思路實現(xiàn)度顯示屏的供電，例如同步整流技術(shù)?；驹砣鐖D4 ，Q10為功率MOSFET在次級電壓的正半周，Q10導(dǎo)通，Q10起整流作用；在次級電壓的負(fù)半周，Q10關(guān)斷，同步整流電路的功率損耗主要包括Q10的導(dǎo)通損耗及柵極驅(qū)動損耗。當(dāng)開關(guān)頻率低于60KHz時，導(dǎo)通損耗占主導(dǎo)地位；開關(guān)頻率高于60KHz時，以柵極驅(qū)動損耗為主。在驅(qū)動較大功率的同步整流器時，要求柵極峰值驅(qū)動電流IG(PK)≥1A時，還可采用CMOS高速功率MOSFET驅(qū)動器。同步整流替代肖特基整流后，可以有效減小在輸出功率中消耗的比例。采用同步整流技術(shù)是必須的。

在選擇AC/DC開關(guān)電源時，可以選用半橋或全橋新技術(shù)，這樣可以使開關(guān)電源效率提升到90%以上。當(dāng)然這些技術(shù)應(yīng)用，給led顯示屏供電是可以將電壓降至最佳狀態(tài)，同時電源的效率也能達(dá)到高效率水平，因此采用新的電源技術(shù)給led顯示屏供電是可以達(dá)到顯著節(jié)能的效果。電源成本也肯定會有一些增加，其次，我們可以仔細(xì)的研究一下led屏幕驅(qū)動IC，如圖5所示 輸出端為一個MOS開關(guān)管（如圖6），控制輸出端口的關(guān)或者開，輸出端口壓降即VDS=0.65V左右，這是工藝和材料所決定，要把VDS降為0.2V甚至0.1V，本身所需的面積必然增大。

　　在MOS管的結(jié)構(gòu)中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅(qū)動，實際上就是對電容的充放電。這個充放電的過程是需要段時間的，面積如果增加，在MOS管上的寄生電容也會隨之增大，如此，導(dǎo)致的后果就是整個IC的端口響應(yīng)速度下降，這對于一個LED屏幕驅(qū)動 IC 將是致命的弱點，因此，想從IC上入手，把轉(zhuǎn)折電壓降低，同時使驅(qū)動IC有足夠的響應(yīng)速度，起決定作用的是工藝，這是是難以實現(xiàn)的。有人認(rèn)為可以采用其他的設(shè)計原理 ， 但是如果是恒流IC，內(nèi)部電路是可能不一樣，但是通道端口的開關(guān)管是必須存在的，所以即使采用其他的設(shè)計原理，要想達(dá)到電壓下降的目的也是難以實現(xiàn)的。

　　綜上所述，led節(jié)能顯示屏的實現(xiàn)主要是從供電電源上著手，在現(xiàn)有的LED顯示屏上直接采用半橋或全橋高效率開關(guān)電源，再加上同步整流節(jié)能效果顯著。給驅(qū)動IC恒流的狀態(tài)下盡量的減小電源電壓，通過紅綠藍(lán)各管芯分開供電來達(dá)到 更好的 節(jié)能效果。當(dāng)然 這種非標(biāo)準(zhǔn)電壓 電源 和新技術(shù)的應(yīng)用 成本必然有所上升。從屏幕驅(qū)動IC上看，節(jié)能并不明顯，減小驅(qū)動恒流壓差還會帶來包括成本在內(nèi)的新的問題。部分IC企業(yè)宣傳驅(qū)動節(jié)能設(shè)計，無非是出于銷售策略而已。