塊包括FLASH模塊和SDRAM模塊，F(xiàn)LASH用來存儲系統(tǒng)啟動代碼和軟件代碼，SDRAM用于提供軟件運行時所需的額外存儲空間。DSP控制板卡輸出兩路模擬量控制兩塊振鏡的運動，輸出Q開關(guān)控制信號以控制激光器的開關(guān)光，輸入/輸出16路光電隔離信號用于功能擴展。

2.2 PC機與DSP的通信

PCI 總線是一種不依附于某個具體處理器的局部總線。從結(jié)構(gòu)上看，PCI是在CPU和原來的系統(tǒng)總線之間插入的一級總線，具體由一個橋接電路實現(xiàn)對這一層的管理，并實現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。管理器提供了信號緩沖，使之能支持10種外設(shè)，并能在高時鐘頻率下保持高性能。PCI總線也支持總線主控技術(shù)，允許智能設(shè)備在需要時取得總線控制權(quán)，以加速數(shù)據(jù)傳送。PCI總線相比起ISA總線，有傳輸速度快，傳輸量大的優(yōu)點。

本系統(tǒng)選用TMS320C6205，該芯片自帶了符合PCI2.2規(guī)范的PCI總線橋接功能，開發(fā)者免去了PCI協(xié)議的硬件和軟件實現(xiàn)，給系統(tǒng)設(shè)計帶來了便利，縮短了開發(fā)周期，也節(jié)省了開發(fā)費用。開發(fā)者只需將PCI插槽上的總線信號和DSP芯片上相關(guān)的PCI總線信號直接相連即可。帶“金手指”的DSP控制板卡可以直接插在PC機的PCI卡槽中使用，實現(xiàn)PC機與DSP之間的通信。PCI設(shè)備可以訪問所有的內(nèi)部RAM空間、外設(shè)和外部存儲器空間。

DSP控制板卡使用的PCI總線寬度為32為（3.3V），總線頻率為33MHz，傳輸速率為33×32/4MB/s = 132MB/s 。此傳輸速率為整個系統(tǒng)能實現(xiàn)高速運行提供了保障。

2.3 CPLD邏輯控制

整個高速系統(tǒng)的邏輯控制是通過高速CPLD芯片來實現(xiàn)的。選用ALTERA公司的MAX7128E芯片實現(xiàn)，可用編程邏輯門為2500，宏單元數(shù)128，邏輯陣列塊數(shù)8，用戶可定義I/O腳100個，pin-to-pin延時為5ns。MAX7000系列器件可以通過編程器進行編程，也可以在線編程。本設(shè)計采用了在線編程（ISP）。ISP允許在設(shè)計開發(fā)過程中迅速方便地重復(fù)編程，簡化了制作過程，允許器件在編程之前就先裝配到印制板上。

系統(tǒng)設(shè)計中LED信號燈、FLASH、DA芯片、16路I/O光電隔離接口、模擬開關(guān)、Q開關(guān)、PWM輸出、軟件復(fù)位控制都使用了CE1空間的地址，為了防止這些器件的互相干擾，必須對輸入地址進行譯碼。通過判斷輸入到CPLD的PA[2：6]和PA[16：21]可以知道DSP正在訪問的地址區(qū)域，進行CE1空間的地址譯碼，從而產(chǎn)生相應(yīng)的控制信號，以實現(xiàn)邏輯控制和時序控制。

CPLD上構(gòu)建的寄存器的高地址都是一樣的，命名為dsp_reg_addr，由Pa16~21構(gòu)成，若Pa16~21設(shè)置為"111000"即表示地址0x0178xxxx。

低地址由Pa2~6構(gòu)成，對10個寄